CXMT bei 10 % DRAM-Umsatzanteil: Was die Zahlen zeigen

Nach Schätzung von Counterpoint Research stieg CXMTs Anteil am weltweiten DRAM-Umsatz von 4 % im zweiten Quartal 2025 auf 10 % im zweiten Quartal 2026. Dazwischen weist Counterpoint 5 %, 8 % und 8 % aus.¹ Es geht um Umsatz, nicht um ausgelieferte Bits, Waferkapazität oder HBM-Wettbewerbsfähigkeit. Counterpoint meldet für das zweite Quartal 2026 zugleich 57 % mehr DRAM-Gesamtumsatz als im Vorquartal und 385 % mehr als im Vorjahresquartal. Preise und Produktmix sind für die Interpretation des Anteilsgewinns daher wichtig. Eine weitere Counterpoint-Veröffentlichung führt CXMTs Wachstum auf inländische Nachfrage nach konventionellem DRAM und wachsende Kapazität zurück und nennt 716 % Umsatzwachstum gegenüber dem Vorjahr.²

Was CXMT angekündigt hat

Am 20. September 2026 kündigte CXMT die Massenproduktion seiner G5-DRAM-Plattform an. Das Unternehmen nennt einen Half-Pitch von 11,95 nm im aktiven Array-Bereich, ein Kondensator-Seitenverhältnis von 45:1 und eine Höhe des Kernzellenbereichs von 6.762 nm. CXMT gibt an, Self-Aligned Quadruple Patterning (SAQP) einzusetzen und mindestens 50 % mehr Brutto-Dies pro Wafer als auf seiner eigenen Vorgängerplattform zu erreichen, normiert auf eine 8-Gb-Basis. Das sind Messungen und Vergleiche des Herstellers; die Mitteilung enthält weder unabhängig bestätigte Produktions-Yields noch einen direkten Vergleich mit dem Prozess eines anderen Herstellers.³ Aus einem Half-Pitch allein lässt sich keine Gleichwertigkeit kompletter DRAM-Prozesse bei Leistung, Yield oder Kosten ableiten.

CXMT kündigte die Massenproduktion von LPDDR6 separat am 7. September an. Das verpackte Produkt hat 16 GB Kapazität aus 16-Gb-Dies und eine angegebene maximale Transferrate von 12.800 Mb/s. Laut CXMT arbeitet es mit dem SoC im Xiaomi 18 Fold bei 10.667 Mb/s. Die Produktobergrenze von 12.800 Mb/s als belegte Betriebsrate dieses Smartphones darzustellen, würde die Mitteilung überdehnen.⁴ Keine der beiden CXMT-Mitteilungen belegt, dass dieses LPDDR6-Produkt auf G5 gefertigt wird.

Kosten, Kapazität und HBM: Schätzungen statt Messwerte

SemiAnalysis schätzt, dass CXMTs DDR5-Kosten pro Bit mehr als 30 % über denen der drei führenden DRAM-Anbieter liegen. Für einen HBM3-Stapel aus acht Dies nimmt das Unternehmen in einem separaten Modell ungefähr 35 % Frontend- und 70 % Backend-Yield an; multipliziert ergibt das etwa 24,5 %. Beides sind Analystenschätzungen, keine von CXMT veröffentlichten Yields oder geprüften Kostenwerte.⁵ 30 % höhere Kosten pro Bit bedeuten nicht 30 % mehr Waferstarts: Die Kosten pro Bit hängen auch von Die-Fläche, Yield, Prozess- und Anlagenkosten, Abschreibungen und Produktmix ab. Auch 1 / 0,245 ≈ 4,08 bezeichnet unter diesem vereinfachten Yield-Modell nur die erwartete Zahl versuchter Stapel je gutem Stapel und keinen gemessenen vierfachen Aufschlag auf die gesamten HBM-Herstellungskosten.

Counterpoint erwartete bis 2027 einen Anstieg der Kapazität von rund 320.000 auf 420.000 Waferstarts pro Monat und sah in seiner Analyse 15 % DRAM-Anteil als langfristige Schwelle.⁶ Das sind Prognosen, keine erreichte Produktion. Ein Umsatzanteil während eines Preisanstiegs lässt sich nicht linear in einen künftigen Bit-Anteil fortschreiben.

Die öffentlich verfügbaren Daten vom 29. September 2026 belegen weder eine feste, durch EUV-Zugang bestimmte Leistungsgrenze noch, dass SAQP-Pitch-Abweichungen die beobachtete LPDDR6-Rate verursachen. Das sind technische Untersuchungsfragen, keine gesicherten Erklärungen für diese Produkte.